manual/PRESENTATION_ExSyn/proc_02.v


1
2
3
4
5
6
7
8
9
10

module test(input A, B, C, D, E,
            output reg Y);
    always @* begin
	Y <= A;
	if (B)
	    Y <= C;
	if (D)
	    Y <= E;
    end
endmodule