summaryrefslogtreecommitdiff
path: root/techlibs/xilinx
ModeNameSize
-rw-r--r--.gitignore30logplain
-rw-r--r--Makefile.inc1680logplain
-rw-r--r--arith_map.v2327logplain
-rw-r--r--brams.txt1674logplain
-rw-r--r--brams_bb.v22243logplain
-rw-r--r--brams_init.py1575logplain
-rw-r--r--brams_map.v8167logplain
-rw-r--r--cells_map.v4580logplain
-rw-r--r--cells_sim.v5265logplain
-rw-r--r--drams.txt423logplain
-rw-r--r--drams_bb.v382logplain
-rw-r--r--drams_map.v1040logplain
d---------example_basys3266logplain
-rw-r--r--synth_xilinx.cc7409logplain
d---------tests256logplain